课程详情

>>> 课程目标
 
  通过本期培训使学员不但能够精通FPGA/CPLD软硬件设计,精通基于实时通信系统的流水线设计、乒乓操作设计等重要设计方法和技巧,而且能够掌握软件无线电设计精髓,能够独立的利用FPGA开发设计高速数字化无线通信接收机和发射机。
 
>>> 入学要求
 
  理工科类大专以上学历;喜欢并有志投身于IT事业;具备一定硬件知识;了解Verilog HDL硬件描述语言
 
>>> 质量保障
 
   ◆  雄厚的师资力量、经典完善的课程体系、提供丰富的课程录象及完善的教学管理确保教学质量。
   ◆  培训结束后免费提供一年的技术支持,充分保证培训后出效果;
   ◆  本期如有未学懂的内容下期可免费再学;
   ◆  培训合格学员可享受免费推荐就业机会;
 
>>> 实验器材
 
    XC3S 400 开发板
 
>>> 实训项目
 
    设计《基于GMSK调制解调的高速通信收、发信机》
 
>>> 开课情况
 
   ◆      开课时间: [成都]9月14日(现场 、远程均可教学)
                           
   ◆ 上课形式: 晚班 周末班/脱产班    
   ◆      学  时: 总计:85学时  报名前十位获赠FPGA(XC3S 400)开发板一块
   ◆      培训费用(含教材费)(3人以上团体报名可优惠 100元/人)
   ◆  上课地点:(中嵌教育本部)成都市科华北路47号(川大科技大厦)
   ◆      外地学员:可协助安排食宿(须提前预定)
 
 
>>> 具体课程安排:
 
卓绝篇 FPGA/CPLD软硬件开发设计(14学时)
 
  卓绝部分 FPGA/CPLD基本概念以及Verilog HDL设计(5学时)
  第二部分 FPGA/CPLD开发环境、IP核生成工具、测试激励生成器、ModelSim仿真工具、约束、辅助设计工具、配置工具以及在线逻辑分析仪(5学时)
  第三部分 开发板设计原理以及实验(4学时)
 
第二篇 利用FPGA/CPLD开发实时通信系统的的重要设计方法及课题实训(12学时)
 
  卓绝部分 基于实时通信系统的模块化设计方法和技巧(3学时)
   1. 基于实时通信系统的模块化设计方法和技巧
   2. 基于实时通信系统的模块化设计课题实训
  第二部分 基于实时通信系统的流水线设计方法和技巧(3学时)
   1. 基于实时通信系统的流水线设计方法和技巧
   2. 基于实时通信系统的流水线设计课题实训
  第三部分 基于实时通信系统的乒乓操作设计方法和技巧(3学时)